- Давно подозревал квартус в нехорошем, сейчас дошли руки проверить... POV_(254 знак., 27.12.2017 00:47,
, pld)
- CPLD, Verilog - надо сгенерировать последовательность пар сдвиговых регистров... POV_(726 знак., 25.12.2017 20:07, , pld, полностью)
- Здрасьте. А какой сейчас Xilinx JTAG самый модный и где его принято покупать ? scorpion_с работы(67 знак., 13.12.2017 13:42, , pld, полностью)
- Математически точный ТЛЗ на ЦСП Николай Коровин(705 знак., 14.05.2016 12:50, pld, полностью)
- Короче, обращусь к Великой ξ. Скажи мне, как однозначно и многократно прославленная Математильда 80-го уровня: такая цифровая модель ламповых искажений может считаться универсальной? Николай Коровин(1612 знак., 13.12.2017 20:22 - 20:29)
- В сотый раз выступлю в роли КО, но скорее всего это будет не лишне. Надо помнить, что положение мембраны в пространстве определяется ТОКОМ текущим через ея обмотку. Током, а не напряжением. Почему-то никого из аудиофилов это не колышит. Кстати, Крок(231 знак., 05.07.2016 23:41)
- Может снять набор импульсных х-к в зависимости от мощности на выходе. А в цифре определять входную мощность, для нее расчитывать импульсную хар-ку, а потом просто делать свертку. - ig_z(17.05.2016 01:55)
- Запряжённые кони+RMAA. saifullin2(95 знак., 16.05.2016 05:32)
- Гы-Гы... Рисуем спайс-модель лампового усилителя... Гы-Гы... исходники ядра спайса кажись бесплатные - йцуцен(15.05.2016 22:24, )
- Имхую я, что это задача не техническая, а маркетинговая. Коробочку с входом и выходом можно сделать, наверное. Но впарить её любителям шерстяных проводов - это ж надо чумаков и кашпировских пачками выписывать... - SciFi(14.05.2016 19:03)
- Взять 24 битный АЦП-ЦАП и DPS. На входе системы ЦАП, на выходе АЦП. В середине усилитель без ОООС. При включении подстроить предискажения для суммарного 0, далее пердиодически подстраивать. - max(14.05.2016 18:11)
- Уж поверьте разработчику усилителей мощности с 1976 года, таких тестов в природе не существует. Мало того, все стандартные тесты (даже на так называемые "переходные искажения") покажут вам что самый типовой УМ на кремниевых тр-рах типа КТ818/819 с Лагунов(127 знак., 14.05.2016 15:36)
- Да я тебе и так все расскажу, безо всяких тестовых сигналов - уж поверь старому рокеру, вдоволь поигравшему на бессмертных ламповых Marshall'ах MBedder(3065 знак., 14.05.2016 13:55 - 15:28)
- А от интересно. Если мы снимем точную характеристику усилителя (для определенности - дешевого транзисторного), то можем ли мы так преобразовать (в цифровом виде) входной сигнал, чтобы после прохождения его через этот неидеальный усилитель получить vmp(26 знак., 14.05.2016 14:19)
- Очень интересный список средств разработки для HDL -> В частности вот эта среда --> Evgeny_CD(170 знак., 28.11.2017 00:06, pld, ссылка, ссылка)
- Нужно нарисовать простенькую архитектурку (чуть сложнее обычного таймера-сумматора) на VHDL с последующей заливкой в (наверное) CPLD. lloyd(92 знак., 08.10.2017 08:08, pld, полностью)
- Умение работать с ДСП в каждый дом! - Крок(18.09.2017 13:47, pld, ссылка, полностью)
- Интересное в подсказанном источнике по #PWM => Упрощение фильтрации. - Dingo(06.09.2017 06:41, pld, ссылка, полностью)
- Lattice проапгрейдил MachXO - MachXO2: (вложено) 65 нм, много памяти, "железные" реализации SPI, I2C и таймера, но, главное, на mouser можно найти НА СКЛАДЕ LCMXO2-1200HC-4TG100CR1 по хорошим ценам: 1: $7.82; 25: $6.81; 100: $6.24; Evgeny_CD(125 знак., 29.07.2011 15:16, pld, полностью)
- В квартусе вообще нельзя что-ли сделать Pin planning пока не сочинена начинка ПЛИС? А если я хочу нарисовать схему, и пока конструктора плату разводят, я бы работал над начинкой. Как эту Early Pin Planning сделать? Откуда взять ppf файл Mebius(156 знак., 19.08.2017 13:51, pld, полностью)
- Можно. На верилоге описываешь top модуль - входы/выходы, в *.qsf файле назначение выводов. И можно компилировать. Ruslan(1633 знак., 20.08.2017 17:20)
- Ниччо не понел... Я, обычно, рисую схему, как бык поссал. Потом, при разводке, начинаю тасовать линии, чтобы не было "через *опу, автогеном". С бэк аннотейтом, ессно. Развёл. Теперь Делаю "pin assignment" над проектом и усё. - mse homjak(19.08.2017 20:44)
- Хорошая статья, внятно объясняет тонкости внутреннего устройства iCE40, iCE5 ->, и почему там так быстро LUT'ы кончаются. - Evgeny_CD(28.07.2017 02:29, pld, ссылка, полностью)
- есть юсб байтбластер от альтеры, есть плисины которые нужно прошить готовыми прошивками. вопрос такой: существует ли в природе программа для прошивки альтеровских камней ? как то нет желания для этих целей устанавливать монструозный квартус. - m16_home(10.07.2017 08:11, pld, полностью)
- Получил платку, на к-рой присутствуют (кроме мелочевки) Xilinx Spartan-6, 25P16, Micrel KSZ8851, 93c46. Argon(563 знак., 05.07.2017 20:11, pld, полностью)
- Пытаюсь освоить Cyclone, который первый. Как его зашить из контроллера? Чёт как-то невнятно у них написано, или у меня уровня буржуйского языка не хватает. Варианта 2: PS или JTAG Dingo(810 знак., 23.05.2017 13:46, pld, полностью)
- Помогите разобратся с DMA NIOS . phill2(965 знак., 05.06.2017 18:02, pld, полностью)
Тельняшка, 1874 год
Николай Александрович Козырев, 1908 год
Loewe 3NF, 1926 год
Холдинг Горизонт запускает производство белорусских планшетов
Создатели процессора более чем с 1000 ядер сворачивают работу и срочно распродают н...
Основанное в 1992 г. АО Электроавтоматика стало ответчиком по иску Минобороны. Во...
Датчики утечки фреона в системах охлаждения дата центров ЦОД Российского про...
Российский завод вложил 118 млрд рублей заемных денег в производство популярных чи...