ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
5 мая
184499 Топик полностью
igorchem (09.03.2010 17:12, просмотров: 242) ответил pin на Реализуется, как вы и пишете. Только в модуле верхнего уровня надо всё правильно обставить. Опять же, clock enable у регистров задействовать, см. далее.
А если блоки друг за другом стоят, то все тоже должно быть нормально? Например так
always @(posedge clk)
begin
  begin
    A1_1<=...;
    A1_2<=...;
    A1_3<=...;
  end
  begin
    A2_1<=...(A1_1,A1_2,A1_3)...; // в скобках я схематично указал, что справа
    A2_2<=...(A1_1,A1_2,A1_3)...; // у меня выражение зависит от этих переменных
  end
...
  begin
    A10<=...(A1,A2,...A5)...;
  end
end
У меня, при такой записи квартус сходит с ума, работая 10-20 минут, иногда сообщая, что ему не хватило 2ГБ оперативки для синтеза и после синтезе получается какая-то фигня (число задействованных регистров и памяти получается однозначно меньше, чем должно быть). Вдруг кто знает, где собака порылась, или такая программа изначально написана в плохом стиле и ее надо как-то переписать по-другому? Спасибо Игорь