caxapa.ru :: Я думаю, дело не в том что они криворукие, а в том, что экономные. Выпустить безэратный чип можно, но для этого нужно выпустить несколько ревизий железа, а это несколько комплектов масок.

=AlexD= (03.02.2017 13:47, просмотров: 259) ответил Evgeny_CD на Спасибо! Выглядит как бомба! Цены слабо растут при увеличении "лапности", но errata, как всегда, "зажигательная". Вот я не понимаю - закодить HDL так, чтобы запросы на DMA не "залипали" с другими сигналами - это недостижимый хайтек для STM???

Я думаю, дело не в том что они криворукие, а в том, что экономные. Выпустить безэратный чип можно, но для этого нужно выпустить несколько ревизий железа, а это несколько комплектов масок. А можно забить и выпустить нулевую ревизию с эрратой, но в два-три раза дешевле. Такая бизнес модель.

надо придумать объяснение этому мудизму, иначе рехнуться можно

Ответить

- Насчет тестовых чипов понятно, и я даже согласен с такой моделью. Чип простой, неужели нельзя топологию симульнуть на уровне трянзюков??? Или они на средствах разработки, а заодно и на разработчиках (писатели тестов, очевидно) съкономили? - Evgeny_CD(03.02.2017 13:58)
  - Есть подозрение, что схемы внутренних блоков постоянно перекраиваются в целях экономии площади, видимо разработчики просто не успевают покрыть всё тестами. - =AlexD=(03.02.2017 14:15)
    - Отчасти логично, но тесты пишутся для проверки "периметра" блока - а он как рах при смене потрохов не должен меняться... - Evgeny_CD(03.02.2017 14:20)
      - Исследование errata - это отдельная тема. Забавно наблюдать, как одинаковый баг появляется например в NXP, а затем спустя несколько лет у Микрочипа. Или I2C - есть хоть один чип без багов в этом блоке? - vmp(03.02.2017 22:46)
        
        Да и в UART баги очень часто до сих пор водятся. В новых чипах 2017 года! Просто офигеть... - Evgeny_CD(03.02.2017 22:54)
- Опять же юзвери в качестве ~~подопытных кроликов~~ бета-тестеров - тоже экономия :-) - SciFi(03.02.2017 13:52)

Микроконтроллеры