- ChipScope pro Analuzer аналоговый график Shandrei(125 знак., 06.05.2014 20:56, pld, полностью)
- Вопрос знатокам по Zedboard Shandrei(254 знак., 09.05.2014 21:08, pld)
- Интересный блог по DSP вопросам -> - Evgeny_CD(15.04.2014 23:22 - 16.04.2014 16:56, pld, ссылка, полностью)
- А почему в VHDL нельзя использовать "wait for" в процессе со списком чувствительности? Или только у меня такой компилятор неправильный? - Mebius(16.04.2014 11:43, pld, полностью)
- Бука Quadrature Amplitude Modulation: From Basics to Adaptive Trellis-Coded, Turbo-Equalised and Space-Time Coded OFDM, CDMA and MC-CDMA Systems -> - Evgeny_CD(15.04.2014 23:18, pld, ссылка)
- Планируем зайти на Xilinx Zynq-7000. Подскажите, хороша ли AXI4, выдержит ли 10Гбит, например? Может ли Zynq работать с DDR3 в двухканальном режиме? Как это можно реализовать? И вообще: как общее впечатление от девайса у тех, кто с ним работал? evocatus(130 знак., 18.12.2013 12:58 - 13:00, pld, полностью)
- Отладка с использованием файлов на vhd shandrei(337 знак., 13.04.2014 15:19, pld)
- Нужна программа для дизайна цифровых фильтров - в основном интересует конечно БИХ , ибо с конечной импульсной все украдено до нас - там просто формулы коэффициентов можно задавать сам в мутькаде делал когда то . Но вот потребовались БИХ ..А там Blackbird_sunday(650 знак., 24.03.2014 16:51,
, pld, полностью)
- Хочу купить модуль CYCLONE 5 starter kit от Terasic для буферизации потока от АЦП 12разр, 500МГц. Подскажите достаточно ли для этого WEB редакции Quartus, или нужен дополнительно IP-контроллер памяти. - слава(01.03.2014 07:32,
, pld, полностью)VL
- Хочу купить модуль CYCLONE 5 starter kit от Terasic для буферизации потока от АЦП 12разр, 500МГц. В комплекте поставки нет QUARTUS. У меня WEB редакции Quartus,хватит ли его или нужен дополнительно IP-контроллер памяти? - slava40(01.03.2014 18:40, pld, полностью)
- Коллеги, кто-нибудь использует у себя Questasim 10.2? Meteor(294 знак., 22.02.2014 23:46, pld, полностью)
- Opal Kelly подтянулись с USB 3.0 Cypress FX3 -> 335 Мбайт/сек обещано, и цены от $500. + готовая либа под почти все возможные языки. - Evgeny_CD(17.02.2014 17:37, pld, ссылка, полностью)
- Migen FHDL (грубая аналогия SystemC на Python) -> - Evgeny_CD(16.02.2014 01:17, pld, ссылка)
- Помогите выбрать FPGA (Altera, Xilinx, Lattice) для замены Альтеровского Циклона 1C3 Сидоргек(557 знак., 04.02.2014 13:56, pld, полностью)
- Фундаментальня размышлизма о Spartan-6 -> - Evgeny_CD(10.02.2014 01:32, pld, ссылка)