- А зачем при назначении пинов (max3000) мне предлагают ноги житага задать? - POV(27.02.2015 17:19, pld, полностью)
- Имеется вопрос: my504(77 знак., 11.02.2015 09:34, pld, полностью)
- Как организовать антиалиасинг? Микрофон, голос, дискретизация 8кГц. Alt@ir(1443 знак., 23.11.2012 20:31, pld, полностью)
- подобное использовал adikmmm(195 знак., 16.12.2012 18:10,
)
- Критерий для фильтра один: он должен давить все что выше половины частоты дискретизации и пропускать все что ниже. Верхний частотный предел для речи - 3 кГц. Таким образом ваш фильтр должен обладать линейной АЧХ в диапазоне 0-3кГц, и давить по sin(209 знак., 26.11.2012 11:46,
)
- Аналоговый фильтр 6 порядка - это по нынешним временам жесть. Поднимите частоту дискретизации хотя бы в 2 раза, уже полегчает. ЦЫЦ имхо не для звука, хотя я сам комбинацию цыц-корректор никогда не использовал, но навскидку кажется, что корректор йцукен(221 знак., 24.11.2012 13:39,
)
- Частоту среза фильтра увеличьте до 3400 Гц, чтобы соответствовать стандарту G.712 => USSR(43 знак., 24.11.2012 12:12,
)
- Наверное всетаки лучше поднять частоту дискретизации, а дальнейшую обработку проводить в цифровом домене - OlegPowerC(24.11.2012 11:46)
- а как у телефонистов сделано? ну, там же тоже 8kHz 8bit по a-law µ-law уложенные. как они цифруют и фильтруют? - Mahagam(24.11.2012 01:06)
- На ARM7TDMI 66МГц удавалось сделать целочисленный БИХ ФНЧ 6 порядка. Работало в риалтайме при входном датарейте 100кГц при разрядности данных 16 бит. Правда, на это уходило ~90% времени МК. Argon(2588 знак., 23.11.2012 21:29 - 21:35)
- Роется в голове странная хотелка - ПЛИС по житагу с МК грузить. Это хорошо?... POV(172 знак., 30.01.2015 19:40, pld, полностью)MBedder
- Просто для понимания, каков размер исходников современного проца. Моделька full SPARC V8 ISA в виде 36,000 lines of SystemVerilog with minimal third-party IP blocks -> - Evgeny_CD(15.01.2015 15:47, pld, ссылка, полностью)
- Гаспаада, простите меня за фантазии (MAX3000A, JTAG)... POV(349 знак., 21.01.2015 09:49 - 09:54, pld)
- Не сообразю по условиям в AHDL... POV(296 знак., 07.01.2015 16:22, pld, полностью)
- Да чего ж так всё сложно-то. Помнится с 9м вебедишном проблем не было... POV(302 знак., 07.01.2015 18:46, pld, полностью)
- Давненько не касался плисок.. вообще уже не в теме. Подскажете навскидку штучку подешевле и подоступнее? Надо линий коммутить под полторы сотни. Никаких вычислений, тупая коммутация ножек. - POV(02.01.2015 13:54, pld, полностью)
- Очень вовремя. Я хочу попробовать развести "с нуля" в полностью коленочных условиях что-нибудь эдакое. Так что присоединюсь, с дополнительным критерием -- чтобы голой микрухи, скачанного с офисайта бесплатного софта, даташита и самодельной Николай Коровин(110 знак., 02.01.2015 17:35)
- lattice/ Но альтера будет проще. - Ациль Шифер(02.01.2015 16:04)
- О. Вовремя. Мне надо убрать около 15 микросхем 1554 серии: триггеры, счётчики, регистры, ла3, тл2 - короче,ничего сложного, родом из 90-х, в одну баночку выводов на 28 и (важно!) без увеличения потребления, в статике особенно. Возможно ли это в Олдфаг(28 знак., 02.01.2015 14:57,
)
- LCMXO3L-2100C-6BG256C - Lattice(02.01.2015 14:42,
)
- 5M570ZF256C5N - Altera(02.01.2015 14:40,
)
- Очень хочется подключить 1GHz DSP-процессор к DDR3 SO-DIMM разёму через ПЛИС kintex/virtex. Какой, ориентировочно, скорости работы оперативки можно достичь? Топология будет разведена максимально компактно. - Severus3(10.12.2014 10:28,
, pld, полностью)
- Veritak is a Verilog HDL Compiler/Simulator that supports the major Verilog 2001 HDL features. -> Забавно. $50 вроде как. - Evgeny_CD(02.12.2014 23:24, pld, ссылка)
- Матрица Гугл -- не спрятаться, не скрыться. BlackPrapor(821 знак., 11.11.2014 19:10, pld, полностью)
- Плис считывает картинку в формате RGB565 (можно и YUV), складывает пока в память. Далее по каналу 921600 передает все в компьютер но медленно получается хочется пожать это все дело, но с какого бока подойти не могу пока ничего найти. Есть где-ни PeterD(86 знак., 13.10.2014 16:54, pld, полностью)
- как из Vivado записать nky файл для 7-го семейства? или пример такого файла (у меня для 6-го ISE (bitgen) пишет, но там все-таки другие параметры криптования) - ыыыыыыыы(26.09.2014 13:48,
, pld)
- пришло время переходить на ep3c (от altera). Столкнулся с неприятностью - третье непряжение (2.5в) для аналоговой части PLL. Ток потребления не нашел. (VCCIO = 3.3В). Подскажите кто как решает неприятность эту (может повесить на 3.3в? Или через JP111(207 знак., 23.09.2014 19:08, pld, полностью)