- Veritak is a Verilog HDL Compiler/Simulator that supports the major Verilog 2001 HDL features. -> Забавно. $50 вроде как. - Evgeny_CD(02.12.2014 23:24, pld, ссылка)
- Матрица Гугл -- не спрятаться, не скрыться. BlackPrapor(821 знак., 11.11.2014 19:10, pld, полностью)
- Плис считывает картинку в формате RGB565 (можно и YUV), складывает пока в память. Далее по каналу 921600 передает все в компьютер но медленно получается хочется пожать это все дело, но с какого бока подойти не могу пока ничего найти. Есть где-ни PeterD(86 знак., 13.10.2014 16:54, pld, полностью)
- как из Vivado записать nky файл для 7-го семейства? или пример такого файла (у меня для 6-го ISE (bitgen) пишет, но там все-таки другие параметры криптования) - ыыыыыыыы(26.09.2014 13:48,
, pld)
- пришло время переходить на ep3c (от altera). Столкнулся с неприятностью - третье непряжение (2.5в) для аналоговой части PLL. Ток потребления не нашел. (VCCIO = 3.3В). Подскажите кто как решает неприятность эту (может повесить на 3.3в? Или через JP111(207 знак., 23.09.2014 19:08, pld, полностью)
- где взять недорогой отладчик - эмулятор для TMS320DM642, среда CCS3.3? Sylvan(180 знак., 19.09.2014 11:05, pld, полностью)
- не помнит ли кто-нибудь старые TMS6701 (или 6201)? там процедура бута - 64К из ПЗУ качаются в ОЗУ (использую внешнее), после этого стартует с 0 ячейки ОЗУ. дык вот иногда не стартует, причину понять не могу - после последней записи в ОЗУ ыыыыыыыы(148 знак., 09.09.2014 14:09,
, pld)
- Lattice родил iCE40 Ultra™ -> аж до 4-х 16 x 16 Multiply & 32 bit Accumulator Blocks в корпусе с 12 IO пинами и BGA с шагом 0.4мм. Загадочные чипы... - Evgeny_CD(02.09.2014 14:52, pld, ссылка)
- RE для DSP-шников. EFM32WG (Cortex-M4 c Floating Point). Господа, делал ли кто БИХ фильтры на DSP (arm_math.h) библиотеке с плавающей точкой? Не очень понятно, как это все богатство применять. Хорошо бы какой нибудь пример, или описание - AlexSAN(24.08.2014 12:23 - 12:25, pld, полностью)
- Коллеги, а кто-нибудь Vivado за вымя щупал? -> Как там с поддержкой SystemC, насколько оно позволяет копаться в "низких уровнях", общие впечатления? - Evgeny_CD(12.08.2014 18:19, pld, ссылка)
- Вот это ПЛИСина! Борда ей под стать "Одна только электрическая схема занимает 90 страниц!", "Больше всего поразила толщина печатной платы. Сколько же здесь слоев? 20? 30? 40?" - max(25.07.2014 08:49, pld, ссылка)
- C Xilinx бодаюсь. Tr(261 знак., 09.07.2014 21:48,
, pld, полностью)
- Кто более "open"/"free": Xilinx, Altera, Lattice, (upd) Actel? Речь только о линейках "настоящих" ПЛИС. Николай Коровин(215 знак., 08.02.2014 16:28 - 12.02.2014 16:02, pld, полностью)
- на упд - актел, по-моему, самый закрытый, они даже на внешние протоколы, типа isp, не дают доки - ыыыыыыыыыыы(12.02.2014 17:18,
)
- лицензии у латиса открытее, свой проц и т.п. дают в исходниках и т.п. но IP конечно, победнее. бинарники никто не раскрывает, доки у альтеры попрощи. ксайлинс самый сложный, но самый богатый по IP. я не понял какой-такой реверс инжиниринг, но ыыыыыыыыыы(68 знак., 08.02.2014 17:58,
)
- Поделитесь пожалуйста кейгеном для VisualДСП++ 5. - bp(30.06.2014 16:55, pld, полностью)
- А у Xilinx нет ни какой EPROM? Вот, хочу, что бы проц один битик в прошивке ПЛИСа поменял... Ни как? Только через JTAG конфигурационную память менять? - Tr(27.06.2014 16:50,
, pld, полностью)