Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
28 марта

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Схемы, платы, компоненты

970301 Топик полностью

Ксения (13.01.2020 19:53, просмотров: 255) ответил VLLV на Ну так я с этого начал, но, видимо, Крок завлек и ... бросил. Так нужен проект под F4, где DMA гонит на DAC таблицу в циклическом режиме? Я за этот проект получил цельных 200 баксов, правда, он есть в примерах от ST. Но Вы же не будете там

Я - нищеброд, у меня денег нет :)

Ответить

- Ладно, бесплатно, за поцелуй. VLLV(13.01.2020 19:56)
  - Чмок! :) В общем-то меня как раз интересовало, как задать для DAC'а частоту хода, а теперь вижу, что вы это через триггер сделали по таймеру TIM6. Однако неясно мне, отчего у вас частота столь низкая получилась (16.406 KHz), тогда таймер у вас на Ксения(163 знак., 13.01.2020 20:25)
    - Да уж. По моим понятиям машина с ядром 400 МГц должна генерить немножко по-другому. - Крок(13.01.2020 20:58)
      - Я не про свой МК талдычу, а про тот, для кого проект был написан. У него тактовая 168 МГц, но таймеру достается от нее только четверть - 42 МГц. - Ксения(13.01.2020 22:12)
      - На STM32F4discovery частота 168 МГц, это Ксеня запулит гигагерц на H7 - VLLV(13.01.2020 21:02)
        
        Вот меня цап интересует, какой она прилепит - Крок(13.01.2020 21:11)
        
        Не собираюсь своего прилеплять, а хочу использовать тот, что встроен в МК. - Ксения(13.01.2020 22:14)
        
        Шикарно. Что за цап там? Ну и да, Вы получите максимум 16 отсчётов на период. - Крок(13.01.2020 23:54)
        
        Мало, нужно не менее 1000. - Ксения(14.01.2020 00:01)
        
        Только внешний. Если мы говорим о частое 150 к. А что за фантазия такая эротическая? После первой же РЦ цепочки любой ступенчатый синус становится весьма пригодным. - Крок(14.01.2020 08:54 - 10:16)
        
        Ксения, может Вы озвучите требования к спектру 150 кГц, а не число отсчетов на период, тем более, что у Вас в DDS при 75 МГц накачки отсчетов только 500. - my504(14.01.2020 10:05)
        
        Я сама себе режиссер, а потому исхожу не из требований, а из возможностей. Скажем, если возможности неожиданно окажутся лучше моих ожиданий, то я не стану их кастрировать до уровня ожиданий. А если возможности моих ожиданий не оправдают, то я Ксения(206 знак., 14.01.2020 12:07)
        
        Ксения, я Вам уже озвучил параметры DAC из даташита на Н7. Время установления около 2 мкс. Аналогдевайсовые ДДС отличаются тем, что в них есть аппаратный NCO способный суммировать код частоты с аккумулятором фазы на частоте накачки и в них есть my504(459 знак., 14.01.2020 12:23)
        
        Я ваш ответ уже прочла, но меня сейчас интересуют не аналоговая часть, а цифровая: какова максимальная частота сэмпливания у этого ЦАПа? Т.е. через какое минимальное время ЦАП выставит для DMA признак, что готов принять следующее число в Ксения(268 знак., 14.01.2020 12:39)
        
        Это ЕСТЕСТВЕННО нигде не указано, поскольку регистр (как регистр) никакого отношения к самому ЦАПу не имеет. Просто его выходы подключены к самому ЦАПу. И все. Но дело даже не в шине на которой сидит DAC. Для того, чтобы синтезировать КОНКРЕТНУЮ my504(437 знак., 14.01.2020 13:09)
        
        Ну, а у самого ЦАПа есть хоть какой-нибудь признак, что предыдущее число он переварил? Или же у него такого признака нет, и допустимо гнать в него цифирь с любой скоростью, вплоть до той, с которой МК способен изменять содержимое своего регистра? Ксения(266 знак., 14.01.2020 13:24)
        
        25 раздел референсного мануала на семейство - 1036 страница и далее. my504(295 знак., 14.01.2020 14:14)
        
        Я поняла так, что ЦАП выдает сигнал dac_ch1_dma наружу, но не могу найти время, через которое он появляется после прихода dac_ch1_trg. Это и есть мой вопрос о скорости "переваривания". - Ксения(14.01.2020 14:38)
        
        Смотрите фиг.205. Данные выскочат из регистра в ЦАП за один клок частоты накачки ЦАПа. То есть задержка составит этот один клок. Если частоты транзакций и накачки ЦАПа некратны, то будет интерференция (джиттер) вплоть до пропуска и my504(159 знак., 14.01.2020 16:16 - 16:22)
        
        Большушее спасибо! Это как раз то, что я хотела знать, но боялась спросить. :) - Ксения(14.01.2020 16:42)
        
        АЦП, в отличии от ЦАПа, требует времени для захвата сигнала и преобразования (если это SAR, конечно). Поэтому в ADC семплируют сам ADC, а источником реквестов транзакций служит бит готовности данных (завершения преобразования). В DAC, как и его my504(438 знак., 14.01.2020 13:52 - 14:05)
        
        Это нигде не указано. Регистры ЦАП сидят на шине APB1 (120 MHz max), рассчитывать на частоту обновления хотя бы 10 МГц вполне обоснованно. Но обновлять так часто бессмысленно, и, вероятно, вредно, так как импульсы на выходе ЦАП при обновлении SciFi(31 знак., 14.01.2020 12:57)
    - Вот так всегда, "дай говна, дай ложку". Частоту хотел заказчик. По моим комментам она 30 кГц. Умножаем на период 87, получаем генерацию сэмплов 2,6 МГц. Два канала, уже 5,2 МГц. Дальше не помню. - VLLV(13.01.2020 20:56)