caxapa.ru :: В обработке прерываний ещё. Да и с арифметикой не всё однозначно, боюсь фифти-фифти будет. Вот доступ в расширенную память

=AlexD= (14.05.2021 11:41, просмотров: 546) ответил mse homjak на В ногодрыге. В арифметике, ацацуд.

В обработке прерываний ещё. Да и с арифметикой не всё однозначно, боюсь фифти-фифти будет. Вот доступ в расширенную память - да, долгий.

Три кита на которых зиждется реклама: враньё, преувеличение, замалчивание. Новости СМИ - это политическая реклама.

Ответить

- Не... не будет. регистровый файл решает. Да и с прерываниями, думаю, не так однозначно. В 1Т 51 без конвейера никак. - mse homjak(14.05.2021 12:35)
  - Да, вроде конвейер подозревается, хотя явных указаний в доках нет... Но его работы не видно: dastun(228 знак., 14.05.2021 21:55)
    - Команда за три такта не нуждается в конвейере. Команда за такт, нуждается. - mse homjak(14.05.2021 22:35)
      - Долго пытался понять, но так и не. dastun(246 знак., 15.05.2021 00:51)
        
        Очень просто.В толковых орхитектурах "двух-трёхбайтовые команды" выбираются за один или два(если не выровнено) цыкла обращения к флэшу. В таких орхитектурах флэш в сильно шыре самой длинной команды. И "многотактовость" получается тока из-за необходимости сбросить-загрузить конвейер. Если у проца все команды однотактные, то речь может идти тока о глубине и способе реализаццыи конвейера. У тогоже АВРа, несмотря на то, что косвенный переход помещается в длину команды, за один mse homjak(120 знак., 15.05.2021 11:41)
        
        Да это всё понятно, но я не о том. dastun(490 знак., 15.05.2021 13:00)
        
        У STM8 увидеть влияние конвейера на ногодрыг можно AlexG(6 знак., 15.05.2021 17:35, ссылка)
        
        Недавно делал шим ногодрыгом на стм8. Ну да, есть там некая нелинейность, но всё получилось без особых хлопот. - SciFi(03.06.2021 22:35)
        
        Вот это да! То-то когда я читал описание ядра STM8, меня поразила ширина шины и сложность механизма выборки команд. "И это все в 8 битнике?", подумал я. Таки смухлевали. - Evgeny_CD^{Архитектор}(03.06.2021 22:23)
        
        Вот я о том же и говорил! Да то ли я тупой, не смог толком вопрос задать, то ли ещё какая причина... ))) dastun(593 знак., 15.05.2021 22:47)
        
        Никакой. А смысл? Он есть полюбому. Тока может быть спрятан внутри импульса тактирования. - mse homjak(15.05.2021 13:27)
        
        это ортогональные друг другу вещи. MSP430 в тучу тактов на команду - делается без конвейера. конвейер лепится чтобы задрать частоту. а как только частота ядра становится выше чем скорость работы памяти/шины - лепится кэш. - Mahagam(15.05.2021 01:01)
        
        Дык, йопта, такое я понимаю (нащщот ортогональности мутновато, но хер с ним пока)! Я ведь к тому и вёл бодягу про конвейер в STC: dastun(311 знак., 15.05.2021 01:56)
        
        Его не может "и нет". - mse homjak(15.05.2021 11:44)
  - В AVR много инструкций загрузки/выгрузки регистров, особенно в функциях, и ещё больше в прерываниях. В 51 пока ты в пределах 128 байт памяти, любая ячейка щетай ригистр. - =AlexD=(14.05.2021 12:42)
    - Арифметика в "любом регистре" не работает. mse homjak(43 знак., 14.05.2021 12:49)
      - Добавь команды загрузки/выгрузки регистров, потом перепиши тот же код для аккумуляторной архитектуры. - =AlexD=(14.05.2021 12:56)
        
        Ну ланна. mse homjak(326 знак., 14.05.2021 18:11)
  - Ну ежели банки переключать, то может и не так все печально. - LightElf(14.05.2021 12:38)
    - Большинство из того, что должно обрабатываться в прерываниях, можно сделать вообще без какого-либо сохранения контекста. dastun(82 знак., 14.05.2021 12:54)
      - Она ещё и с двумя уровнями приоритетов, что в некоторых случаях весьма в кассу. - =AlexD=(14.05.2021 12:58)
        
        Поправка: STC-51 С ЧЕТЫРЬМЯ! Но не все. - dastun(14.05.2021 13:06 - 13:25)
        
        Давно не брал я в руки шашку. Подзабыл. - =AlexD=(14.05.2021 13:16)
- А у них есть второй DPTR? - LightElf(14.05.2021 12:23)
  - Есть у всех, емнип. Только зачем он? Лишнее усложнение ))) - dastun(14.05.2021 13:08)
    - Пересылки XRAM->XRAM или ROM->XRAM с одним DPTR крайне медленные и напряжные - LightElf(15.05.2021 13:06)

Микроконтроллеры