Программируемая логика и ЦОС

я словами это понимаю, но вот как это реализуется, скажите, пожалуйста??? Вот пусть два модуля такие:

module M1(clk, A1, A2)
input clk;
input [15:0] A1;
output [63:0] A2;

always @{posedge clk)
begin
A2<= <какое-то действие над A1>;
end
endmodule

module M2(clk, A2, A3)
input clk;
input [63:0] A2;
output [63:0] A3;

always @{posedge clk)
begin
A3 <= <какое-то другое действие над A2>;
end
endmodule

скажите, пожалуйста, как тут организовать такую защелку? и еще... Пусть есть такая конструкция:

always @(posedge clk)
begin
  begin
    A<=B;
    C<=D;
  end
  begin
    <следующий блок>
  end
end

гарантируется ли завершение копирования В в А и D в C до того, как начнется выполняться следующий блок? Спасибо Игорь